Mantık Devreleri
DERS 13

Sayıcılar (Counter)
Senkron Sayıcılar (Eşzamanlı Paralel Sayıcılar)

GİRİŞ

Asenkron sayıcılarda temel işlem; tetikleme sinyalinin ilk FF'ye uygulanması ve FF'lerdeki konum değişikliğinin bir yayılım gecikmesi sonucunda takip eden FF'lere sırası ile aktarılmasıdır. Bu durumda, FF'lerin konum değiştirmelerinin neden olduğu gecikme (bilgi aktarımı sırasında) sebebiyle bir zaman kaybı olmakta ve sayma hızı azalmaktadır. Bilgi aktarımı sırasında oluşan zaman kaybını azaltmak ve sayma hızını artırmak amacıyla, tetikleme sinyalinin tüm FF girişlerine aynı anda uygulandığı **'senkron sayıcı'** olarak adlandırılan sayıcılar geliştirilmiştir.

Senkron (eş zamanlı) kelimesi, herhangi bir devrede bulunan elemanların ve devrede oluşan olayların birbiri ile zaman ilişkisi içerisinde bulunduğunu belirtir. Senkron kelimesinin sayıcılar ile birlikte kullanılması, sayıcıda bulunan tüm FF'lerin tetikleme girişlerine aynı tetikleme sinyalinin uygulanması anlamına gelir.

Tüm FF'lerin tek bir tetikleme sinyali ile tetiklendiği senkron sayıcılarda, FF'ler kontrol girişlerinin durumlarına bağlı olarak konum değiştirirler.


İki ve Üç Bitlik Senkron Yukarı Sayıcılar

Şekil **11**.21.a'da, 2 bit ikili sayma dizisini gerçekleştiren senkron sayıcı devresi görülmektedir. Devrenin çalışmasını açıklamak için, başlangıçta sayıcının '00' durumunda, yani her iki FF'nin '0' konumunda bulunduğu kabul edilmelidir.


Şekil**11**.21.a'daki senkron sayıcı devresine uygulanan ilk tetikleme sinyali ile 'toggle' modunda bulunan A FF'si tetiklenir ve Q_A çıkışı '1' olur. İlk tetikleme sinyali sırasında JK girişleri '0' olan B FF'si tetikleme sinyalinden etkilenmez.

İkinci tetikleme sinyali ile, hem 'toggle' modundaki A FF'si, hemde Q_A çıkışının '1' olması ile J_B girişinde '1' değerini alan B FF'si durum değiştirir. Bu anda çıkış uçlarında; A=O ve B=1 değerleri oluşur.

Üçüncü tetikleme sinyali ile A FF'si konum değiştirirken, JK girişlerinde '0' değerine sahip olan B FF'si konum değiştirmez. Sonuçta; A=1 ve B=1 değerleri oluşur.



(a)



(b)

Şekil 11.21. İki bit senkron sayıcı şeması ve çıkış dalga şekilleri.


Uygulanan dördüncü tetikleme sinyali ile, JK girişlerinde '1' değerine sahip A ve B FF'leri konum değiştirir. Her iki FF'nin çıkışı '0' değerini alır ve başlangıç değerlerine dönülür.

Anlatılan olayların zamanlara bağımlı olarak dalga şeklinde çizilmesi ile Şekil1121.b'deki sinyal şekilleri oluşur. Sinyal şekillerinin çizilmesi sırasında, devrede oluşan yayılım gecikmeleri ihmal edilmiştir.

Üç FF kullanılması ve tetikleme sinyalinin tüm FF'lerin tetikleme girişlerine aynı anda uygulanması ile, üç bitlik senkron sayıcı elde edilir. Üç bitlik senkron sayıcının lojik şeması ve devrede oluşan dalga şekilleri Şekil1122'de görülmektedir.

Üç bitlik senkron sayıcıda bulunan FF'lerin durumlarının incelenmesinden; A FF'sinin her gelen tetikleme palsı ile durum değiştirdiği görülür. Bu durumda J_A ve K_A girişleri '1' yapılarak, FF'nin 'toggle' modunda çalışması sağlanır.

B FF'si; 2, 4, 6 ve 8. tetikleme sinyalleri uygulandığı anda durum değiştirir ve bu zamanların tümünde A FF'si çıkışı '1' değerine sahiptir. Bu durumda; B FF'sine ait J_B ve K_B girişleri Q_A çıkışına bağlanabilir. Bu bağlantı ile; Q_A=1 iken, gelen tetikleme sinyallerinde B FF'si konum değiştirir. Q_A'nın '1' olmadığı durumlarda ise; tetikleme palslerinin B FF'sine etkisi olmaz.



Şekil 11.22. Üç bitlik senkron sayıcı lojik şeması ve dalga şekilleri.

Üç bitlik sayma işlemini özetleyen doğruluk tablosunun veya dalga şekillerinin incelenmesinden; C FF'sinin durum değiştirdiği anlarda QA ve QB değerlerinin '1' olduğu bulunur. Bu durumda; QA ve QB çıkışlarının 'VE' kapısına uygulanması ve kapı çıkışının JCKC girişlerine bağlanması ile gerekli şartlar sağlanır. QA ve QB çıkışlarının '1' olduğu anlarda, JC-KC girişlerine '1' uygulanır. Bu anlarda gelen tetikleme sinyalleri ile C FF'si konum değiştirirken, diğer zamanlarda uygulanan tetikleme sinyalinin bir etkisi olmaz.

Dört Bitlik ve BCD Senkron Yukarı Sayıcılar

Şekil 11.23'de negatif kenar tetiklemeli FF'ler ile oluşturulan, dört bitlik senkron yukarı sayıcı lojik şeması görülmektedir. Şekilden görüleceği üzere; A, B ve C FF'lerinin bağlantılarının, üç bitlik senkron sayıcıdan farkı yoktur.


Devrenin çalışmasını açıklamak için, ilk anda tüm FF çıkışlarının '0' olduğu kabul edilir. İlk tetikleme sinyali ile, A FF'si konum değiştirerek '1' değerini alır ve B FF'sinin J-K girişlerini '1' yapar. Ancak bu konum değişikliği FF'nin yayılım gecikmesine bağlıdır.

Örneğin; yayılım gecikmesi 20nsn ise, B FF'sinin JK girişlerindeki değer değişimi 20nsn sonra etkili olur. Yayılım gecikmesinin sonucu olarak, ilk tetikleme sinyali ile yalnızca A FF'si konum değiştirir, diğer FF'lerde bir değişiklik olmaz.

İkinci tetikleme sinyali ile, 'toggle' modu çalışma şartı sağlanan A ve B FF'leri etkilenir. Bu sinyal ile A FF'sinin çıkışı 1'den 0'a giderken, B FF'sinin çıkışı 0'dan 1'e değişir. Bu anda C ve D FF'lerinin J-K girişleri '0' olduğundan konum değiştirmezler. İkinci tetikleme sinyali sonucunda çıkışlardaki değerler; D=0, C=0, B=1, A=0 olduğundan, çıkış $(2)_{10}$ değerine eşittir.

Üçüncü tetikleme sinyali ile yalnızca 'toggle' modunda çalışan A FF'i durum değiştirir. Bu durum değişikliği ile D=0, C=0, B=1 ve A=1 değerleri oluşur. Bu değer $(3)_{10}$ sayısını temsil eder.

Dördüncü tetikleme sinyali ile, 'toggle' modunda bulunan B ve C FF'leri ile A FF'si birlikte konum değiştirdiklerinden, çıkışlardaki bilgiler; A=0, B=0, C=1 ve D=0 şeklini alır. Bu sinyal ile FF'lerin çıkışlarındaki değer, $(4)_{10}$ sayısına eşitlenir.



Şekil 11.23. Dört bitlik senkron sayıcı lojik şeması (Mod-16).

Devrede bulunan FF'lerin gelen sinyaller ile durumlarını değiştirmesi kontrol edilirse; devrede bulunan D FF'si, sayma dizisi sırasında yalnızca A=1, B=1 ve C=1 olduğu durumlarda 'toggle' moduna sahip olarak konum değiştirir. Bu şartların sağlandığı durumlar; ikili '0111' ve '1111' değerleridir.

Gelen tetikleme sinyalleri ile çalışmaya devam eden dört bitlik sayıcı, 16. sinyal sonucunda $(0000)_2$ başlangıç değerini alarak sayma işlemine tekrar başlar. Sayma sonucunda oluşan doğruluk tablosunun ve sinyal şekillerinin asenkron sayıcılarda elde edilenlerden hiçbir farkı yoktur.


Dört bitlik senkron sayıcı devresinin bağlantılarındaki değişiklik ile oluşturulan BCD sayıcı devresi, '0000' ile '1001' durumları arasındaki sayma dizisini gerçekleştirir (Şekil 11.24). Sayma dizisi sırasında sayıcı '1001' değerini sayacağı anda '0000' başlangıç konumuna dönerek, tekrar saymaya başlar.

Sayma dizisini gerçekleştirecek devreyi oluşturmak için; FF'lerin durum değiştirdikleri anlarda sahip olunan çıkış değerleri incelenir. Şekil 11.24'deki sayma dizisinin incelenmesinden; A FF'sinin her tetikleme sinyali ile durum değiştirdiği ve bu nedenle A FF'sinin 'toggle' modunda çalışması gerektiği bulunur. A FF'sine ait J_A ve K_A girişlerinin, doğrudan '1' değerine bağlanması ile istenilen gereklilik oluşturulur.

Tetikleme Sinyali	Q_D	Q_C	Q_B	Q_A
Başlangıç	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10-Başlangıç	0	0	0	0

Şekil 11.24. BCD Senkron sayıcı sayma dizisi.

Q_B'ye ait durum değiştirme sütununun incelenmesinden; Q_A=1 ve Q_D=0 iken, gelen tetikleme sinyali ile B FF'sinin durum değiştirdiği bulunur. Bulunan durum değişiklikleri; J_B=K_B=Q_A.Q_D eşitliğini sağlayan lojik devre çıkışının J_B ve K_B girişlerine uygulanması ile sağlanabilir. Gerekli lojik devre, Q_A ve Q_D çıkışlarının 'VE' kapısına uygulanması ile oluşturulabilir (Şekil 11.25).



Şekil 11.25. BCD senkron yukarı sayıcı lojik şeması.

Sayma dizisi tablosundan, C FF'sindeki durum değişimlerinin Q_A=1 ve Q_B=1 durumlarından sonra oluştuğu görülür. Bu durumda J_C ve K_C girişleri için gerekli eşitlik; $J_C=K_C=Q_A.Q_B$ şeklinde yazılabilir. Gerekli eşitlik; Q_A ve Q_B çıkışlarının 'VE' kapısından geçirilerek ilgili girişlere uygulanması şeklinde gerçekleştirilebilir.

D FF'sine ait dizinin incelenmesinden; D FF'sinin iki kere durum değiştirdiği bulunur. İlk durum değişikliği sırasında FF'lerin durumları Q_A=1, Q_B=1 ve Q_C=1 iken, ikinci değişim sırasında Q_A=1 ve Q_D=1 olduğu görülür. Bu durumda J_D ve K_D girişleri için gerekli eşitlik;

$$J_D=K_D=Q_A.Q_B.Q_C+Q_A.Q_D$$

şeklinde yazılabilir. Eşitliği sağlayacak lojik devrenin 'VE-VEYA' kapıları yardımı ile oluşturulup, J_D ve K_D girişlerine uygulanmasıyla bağlantı tamamlanır.


Tüm açıklamaların lojik devrede oluşturulması ile, Şekil 11.25'deki devre oluşur.

Asenkron sayıcılara göre daha fazla devre elemanına ihtiyaç duyan senkron sayıcılar, işlem hızı olarak daha üstün durumdadır. Piyasada çok sayıda TTL ve CMOS asenkron sayıcı entegresi bulunmaktadır. 74LS160/162 (senkron onluk sayıcı) ve 74HC101/163 (senkron MOD-16 sayıcı) entegreleri bunlardan ikisidir.

Senkron Aşağı Sayıcı

Yukarı sayan asenkron sayıcıları aşağı sayıcı yapmak için; FF'ler arasındaki bağlantının (bir sonraki tetikleme girişine) Q çıkışı yerini Q′ çıkışından alınarak gerçekleştirildiğini görmüştük. Senkron sayıcılarda aynı mantık, JK girişlerini sürmek için, Q′ tümleyen çıkışının kullanılması şeklinde uygulanır (Şekil 11.26).

Senkron yukarı sayıcıdan tek farkı; 'VE' kapılarına uygulanan sinyallerin Q′ tümleyen çıkışından alınması olan senkron aşağı sayıcıda, her gelen tetikleme sinyali ile en düşük sıralı konumdaki FF konum değiştirir. Çıkışı düşük basamak değerine sahip FF'lerin konumunun '0' olması durumunda, çıkışı '1' olan ilk FF durum değiştirir. Örneğin; çıkışları DCBA=1100 olan bir aşağı sayıcıda, gelen tetikleme sinyali ile çıkış DCBA=1011 değerini alır. Bu örnekte A konum değiştirir, çünkü her gelen sinyal ile A konum değiştirir. B'nin konum değiştirmesinin nedeni, A'nın mevcut durumunun '0' (A′=1) olmasıdır. C konum değiştirir çünkü BA=00'dır (BA=1). D FF'si konum değiştirmez, çünkü alt sıralı FF'lerin değeri 100'dır. Bu değerlerin uygulandığı 'VE kapısı' çıkışı '0' olacağından, D FF'si tetikleme sinyalinden etkilenmez. Senkron aşağı sayıcıda yeni FF çıkışlarına göre oluşacak olaylar incelenirse, aşağı sayma dizisi elde edilir.



Şekil 11.26. Dört bitlik senkron aşağı sayıcı lojik şeması.

Senkron Yukarı - Aşağı Sayıcı


İleri ve geri sayma işlemi yapabilen senkron sayıcılar, Şekil 11.27'deki gibi tek bir devrede birleştirilebilir. Kontrol girişleri, FF'lerin çıkışının Q veya Q' çıkışından alınacağına karar vererek sayma yönünü (ileri sayma-geri sayma) belirler. Şekil 11.27'de görülen üç bitlik senkron sayıcı, yukarı sayma girişi '1' olduğu zaman 000'dan başlayarak 111'e doğru yukarı sayarken, aşağı sayma girişinin '1' olması durumunda 111 değerinden başlayarak 000'a doğru sayar.

Şekil 11.27'de görülen devrede, yukarı sayma=1 ve aşağı sayma=0 durumunda; 1 ve 2 nolu 'VE' kapıları çıkışları lojik '1' olurken, 3 ve 4 nolu 'VE' kapılarının çıkışları lojik '0' olur. Bu durumda, A ve B çıkışlarını takip eden FF'lerin J-K girişine Q_A ve Q_B değerleri aktarılır. Bu çıkışların herhangi birisinin '1' olması, çıkışın bağlı olduğu FF girişine '1' uygulanmasını sağlayacağından, uygulanan ilk tetikleme sinyali ile yukarı sayma işlemi gerçekleşir.

Yukarı sayma = 0 ve aşağı sayma =1 olduğu durumda ise; Q′ çıkışlarına bağlı olan kapı devreleri aktif olur. Bu durumda, Q'_A ve Q'_B çıkışları daha sonraki FF'lere ait J-K girişlerine aktarılacağından aşağı sayma işlemi gerçekleşir.

Yukarı ve aşağı sayma girişlerinin bir adet 'DEĞİL' kapısı ile birleştirilerek tek giriş şeklinde kullanılması mümkündür.

74LS190 ve 74HC150 entegreleri, piyasada çok sayıda bulunan aşağı-yukarı senkron sayıcılardan iki tanesidir. Her iki sayıcıda MOD-10 sayıcıdır.



Şekil 11.27. Senkron yukarı / aşağı sayıcı (Mod-8).

Senkron Sayıcıların Tasarımı

Senkron sayıcıların tasarımında, genel olarak doğrudan sıfırlamalı asenkron sayıcılarda açıklanan işlem sırası takip edilir. İki tasarım arasında tek fark; senkron sayıcılarda tetikleme girişlerine uygulanan sinyallerin tüm FF'ların tetikleme girişine aynı anda uygulanması nedeniyle, 'doğrudan sıfırlamalı sayıcı' tasarımında yapılan etkili darbe tespiti işlemine gerek olmamasıdır. Bu fark dışında asenkron ve senkron sayıcı tasarımındaki işlem sırası aynıdır.

Tasarımdaki işlem sırası aşağıdaki gibi özetlenebilir:

i- Tasarlanmak istenen sayıcıda kullanılacak FF tipi ve sayısı belirlenir.

ii- Sayıcının yukarı mı yoksa aşağı mı sayacağına karar verilerek, sayılmak istenen dizi bir tabloda sıralanır (Şekil 11.28.a). Sayıcı çıkışındaki değişimleri gösteren bu tabloya 'doğruluk tablosu' diyebiliriz. Çünkü sayıcının tüm fonksiyonlarını ve tetikleme sinyallerinde oluşan olayları tablodan görebiliriz.

Doğruluk tablosunda; her FF'nin alacağı bir sonraki durum, ilgili sayının karşısına (Q_{t+1}) şeklinde yeni sütun olarak belirlenebilir (Şekil 11.28.b).

iii- Doğruluk tablosu ve FF geçiş tablosu yardımıyla, her FF için giriş-geçiş değerleri (örneğin JK girişleri) tespit edilir.

iv- Her bir FF girişi için Karnaugh haritası hazırlanarak, elde edilen geçiş değerleri Karnaugh haritalarına taşınır. Bütün değerler Karnaugh haritasına taşındıktan sonra, boş kalan kutular 'farketmez' olarak işaretlenir.

v- Oluşan Karnaugh haritasında grublandırmalar yapılarak lojik eşitlikler yazılır.

vi- Basitleştirilmiş eşitliklerden senkron sayıcı lojik devresi çizilir.

Senkron sayıcıların takip ettikleri sayma dizisinin belirli bir sıra dahilinde olması şart değildir. Yani, senkron sayıcıları istediğimiz sayıları sayacak şekilde tasarlayabiliriz. Bu işlem için, saymak istediğimiz sayı dizisini doğruluk tablosunda belirtip, geçiş tablosunu sayılacak diziye göre oluşturmamız yeterlidir.

Örnek 6 : 0-1-2 sayı dizisini periyodik olarak sayan senkron sayıcıyı, tasarım işlem basmaklarına uyarak tasarlayalım.

i- Sayıcıda kullanılacak FF türü belirlenir: JK FF kullanılacak.

ii- Tasarlanan sayıcı, aynı sayma dizisini tekrarlamakta ve 2'den sonra '0' değerine dönmektedir. Bu durumda Şekil 11.28.a'daki sayma dizisi oluşur.

Tetikleme Sinyali	Desimal Değer	İkili Değer
1	0	0 0
2	1	0 1
3	2	1 0
4	0	0 0

a) Sayıcı sayma dizisi

Mevcut Durum Q_t		Sonraki Durum Q_{t+1}		Giriş-Geçiş Değerleri			
B	A	B	A	J_B	K_B	J_A	K_A
0	0	0	1	0	d	1	d
0	1	1	0	1	d	d	1
1	0	0	0	d	1	0	d

b) Sayıcıda giriş-geçiş değerlerinin oluşturulması

Şekil 11.28. Senkron sayıcı tasarım aşamaları.


Sayıcının belirtilen diziyi sayabilmesi için gerekli FF sayısı tespit edilir: FF sayısını bulmanın en kolay yolu, sayma dizisindeki en büyük sayının kaç adet FF ile yazılabileceğini bulmaktır. Yapılan tasarımda en büyük sayı '2' olduğundan ve '10' şeklinde gösterilebildiğinden, FF sayısı 2 olarak bulunur.


iii- Mevcut durum ve sonraki durum değerlerinin sıralandığı doğruluk tablosuna JK FF geçiş tablosundan faydalanarak giriş-geçiş değerleri eklenir (Şekil 11.28.b).

iv- Eklenen giriş-geçiş değerlerinin oluşturduğu fonksiyonları sadeleştirmek için Karnaugh şemaları hazırlanır. Oluşturulan tablodaki değerler, ilgili Karnaugh haritalarına taşınır (Şekil 11.29). Sayma dizisinde bulunmayan değerleri temsil eden hücrelere 'farketmez-d' değeri yazılır.

v- Karnaugh haritalarında gruplandırma yapılarak, lojik eşitlikler elde edilir (Şekil 11.29).

vı- Elde edilen eşitliklere ait bağlantıları içerecek lojik devre çizilir. Kullanılacak FF sayısı iki olduğundan, bu FF'ler çizilerek gerekli bağlantılar oluşturulur (Şekil 11.30).




B
A
J_B
Q_B
B
K_B
Q'_B
'1'
clk
J_A
Q_A
A
K_A
Q'_A
'1'

Tetikleme Sinyali	A	B	C	J_A	K_A	J_B	K_B	J_C	K_C
0	0	0	0	0	d	0	d	1	d
1	0	0	1	0	d	1	d	d	1
2	0	1	0	0	d	d	0	1	d
3	0	1	1	1	d	d	1	d	1
4	1	0	0	d	0	0	d	1	d
5	1	0	1	d	0	1	d	d	1
6	1	1	0	d	1	d	1	0	0
0	0	0	0						


JK FF'ler kullanacağız. Mod–7 sayıcısında, 0'dan 6'ya kadar sayacak

Örnek 7: Mod–7 Senkron yukarı sayıcı lojik devresini tasarlayalım.

Tasarımda JK FF'ler kullanacağız. Mod–7 sayıcısında, 0'dan 6'ya kadar sayacak devre için üç adet FF kullanmamız gerekir. Sayıcının takip edeceği sayma dizisinin yer aldığı doğruluk tablosu (sayma dizisi) ile, J–K FF geçiş tablosu yardımıyla belirlenen tüm FF'lere ait geçiş tablosu değerleri Şekil 11.31'deki gibi oluşur.

Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

Şekil 11.31. MOD-7 senkron sayıcı doğruluk tablosu ve JK FF geçiş tablosu.



Şekil 11.32. MOD-7 senkron sayıcı için J-K giriş eşitliklerinin yazılması.

Şekil 11.33. MOD-7 senkron sayıcı lojik devresi.

Doğruluk tablosundaki J ve K girişlerine ait değerlerin Karnaugh haritalarına taşınması ile, Şekil 11.32'de görülen Karnaugh şemalarındaki gruplar elde edilir. Grupların temsil ettiği lojik eşitliklerin yazılması ile, tasarlanan devrede oluşacak bağlantılar bulunur.

Elde edilen eşitliklerden faydalanılarak tasarlanan devrede gerekli bağlantılar oluşturulursa, Şekil 11.33'deki Mod-7 senkron sayıcı lojik şeması elde edilir.

Örnek 8: MOD-16 senkron aşağı sayıcıyı JK FF kullanarak tasarlayalım.

Sayıcı devresi 16 basamaklı sayma dizisi sayacağından sayıcı yapısında, 4 adet J-K FF kullanılacaktır. Kullanılacak FF'lere ait sayma dizisi ve J-K girişleri için geçiş değerleri Şekil 11.34'de tablo halinde görülmektedir. Devrede D FF'si LSB'yi (En düşük değerlikli biti) temsil etmektedir.


Tetikleme Sinyali	A	B	C	D	J_A	K_A	J_B	K_B	J_C	K_C	J_D	K_D	
0	1	1	1	1	d	0	d	0	d	0	d	1	15
1	1	1	1	0	d	0	d	0	d	1	1	d	14
2	1	1	0	1	d	0	d	0	0	d	d	1	13
3	1	1	0	0	d	0	d	1	1	d	1	d	12
4	1	0	1	1	d	0	0	d	d	0	d	1	11
5	1	0	1	0	d	0	0	d	d	1	1	d	10
6	1	0	0	1	d	0	0	d	0	d	d	1	9
7	1	0	0	0	d	1	1	d	1	d	1	d	8
8	0	1	1	1	0	d	d	0	d	0	d	1	7
9	0	1	1	0	0	d	d	0	d	1	1	d	6
10	0	1	0	1	0	d	d	0	0	d	d	1	5
11	0	1	0	0	0	d	d	1	1	d	1	d	4
12	0	0	1	1	0	d	0	d	d	0	d	1	3
13	0	0	1	0	0	d	0	d	d	1	1	d	2
14	0	0	0	1	0	d	0	d	0	d	d	1	1
15	0	0	0	0	1	d	1	d	1	d	1	d	0
0	1	1	1	1									


Şekil 11.34. MOD-16 senkron aşağı sayıcısının doğruluk tablosu ve J-K geçişlerinin tespiti.

Şekil 11.34'deki J-K geçiş değerleri karnaugh haritalarına taşınarak, Karnaugh haritalarında oluşan değerlere göre gruplandırma yapılır. Oluşturulan gruplardan Şekil 11.35'deki eşitlikler elde edilir.

Elde edilen eşitlikler temsil eden bağlantılar yapılırsa, Şekil 11.36'daki Mod-16 senkron aşağı sayıcı devresi oluşur.

Devreye çalışma gerilimi uygulandıktan sonra, kurma girişi ile tüm FF'ler '1111' konumuna kurulmalı ve daha sonra 'clk' işareti uygulanmalıdır. Bu işlemlerden sonra sayıcı $(1111)_2$'den $(0000)_2$'ye doğru saymaya başlar. Devrenin yukarı sayıcıdan farkı, Q' çıkışlarının kullanılmasıdır.





Şekil 11.36. Mod-16 senkron aşağı sayıcı lojik şeması.

Ön Kurmalı Sayıcılar


Belirli bir değerden başlatılarak, aşağı veya yukarı doğru sayma işlemi yapan devreler, **'Ön kurmalı sayıcılar'** olarak isimlendirilir.

Senkron sayıcı entegrelerinin birçoğu, sayma işleminin belirli bir değerden başlamasını sağlayan önkurma (preset) girişine sahiptirler. Önkurma işlemi, tetikleme sinyalinden bağımsız olarak (asynchronously) veya tetikleme sinyali ile eşzamanlı olarak (synchronously) gerçekleştirilebilir. Önkurma işlemi aynı zamanda **'sayıcının yüklenmesi'** (loading) olarakta adlandırılır.

Şekil 11.44'de J, K ve Clk girişlerinin senkron çalışmayı sağlayacak şekilde bağlandığı, üç bitlik senkron yukarı sayıcı devresi görülmektedir. Devredeki kurma ve sıfırlama girişleri, asenkron ön kurma işlemini gerçekleştirebilecek şekilde bağlanmıştır.

Sayıcı devresine istenilen sayının yüklenmesi işlemi; P_0, P_1, P_2 paralel girişlerine yüklenmek istenen bilginin ve 'P_L' paralel yükleme girişine '0' değerinin uygulanması ile gerçekleştirilir. Bu işlem ile; P_0, P_1 ve P_2'ye uygulanan bilgiler sırasıyla A, B ve C FF'lerine aktarılır.

Bilgi aktarma işlemi; J, K ve 'Clk' girişlerinden $\overline{\text{bağımsız}}$ olarak gerçekleştirilir. Çünkü P_L girişi '0' $\underline{\text{olduğu}}$ sürece 'Clk' girişi etkisizdir. P_L'nin '1' değerine dönmesi ile, 'Clk' aktif hale gelir ve sayıcı kurulan sayma değerinden $\underline{\text{itibaren}}$ saymaya başlar. Örneğin; P_2=1, P_1=0, P_0=1 ve P_L=1 iken paralel girişlerin sayıcı devresine hiçbir etkisi yoktur ve 'Clk' sinyalleri ile sayıcı devresi sayma işlemini gerçekleştirir. P_L girişine '0' uygulanması ile, sayıcının durumuna bakılmaksızın FF'ler Q_2=1, Q_1=0, Q_0=1 değerlerine kurulur. P_L'nin '1' değerine dönmesi ile sayıcı 101'den başlayarak sayma işlemine devam eder.



Şekil 11.44. Asenkron önkurmalı senkron sayıcı devresi lojik şeması.


ÖRNEK

JK-FF ile Mod–7 Senkron yukarı sayıcı

Tetikleme Sinyali	A	B	C	J_A	K_A	J_B	K_B	J_C	K_C
0	0	0	0	0	d	0	d	1	d
1	0	0	1	0	d	1	d	d	1
2	0	1	0	0	d	d	0	1	d
3	0	1	1	1	d	d	1	d	1
4	1	0	0	d	0	0	d	1	d
5	1	0	1	d	0	1	d	d	1
6	1	1	0	d	1	d	1	0	0
0	0	0	0						

Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

JK-FF ile Mod–7 Senkron yukarı sayıcı




Sayıcı Uygulamaları

Sağa / Sola Yuruyen Işıklar

74193 yukarı / aşağı sayıcı entegreci kullanarak, sağa veya sola doğru yanan ışıklar oluşturmak mümkündür (Şekil 11.59).

74193 entegresi ile yukarı / aşağı saydırma işlemi yapılabilir. 0000 ile 1111 değerleri arasında yukarı/aşağı sayma yapan entegrenin çıkışı, 4 hattan 16 hatta kod çözücü (onaltılı kod çözücü) olan 74154 entegresine giriş olarak uygulanır. Bu durumda 16 LED'in sağa veya sola yanması kontrolü yapılabilir. Devredeki LED'lerin sağa / sola yanması işlemi, 'VE DEĞİL' kapıları A,B,C,D kapıları yardımı ile gerçekleştirilir.

Şekil 11.59'daki devrenin çalışmasını açıklayabilmek için; 'A' kapısının 1 nolu girişinin 'lojik 0' ve 'B' kapısının 5 nolu girişinin lojik '1' olduğunu kabul edelim. 'C' ve 'D' kapılarının bağlantı şekillerinden dolayı, belirtilen iki noktadaki lojik değerler devamlı birbirinin tersidir. 'B' kapısının girişlerinden birisinin 'lojik 1' olması nedeni ile, tetikleme sinyali 74193 entegresinin 'yukarı sayma' girişinde gözükür ve sayıcı 0000'den başlayarak yukarı doğru saymaya başlar.



Şekil 11.59. Sağa / sola yürüyen ışık devresi.

Sayıcı entegresi çıkışında oluşan ikili değerler 74154 entegresine giriş olarak uygulanmaktadır. Kod çözücü entegresi çıkışları, girişlerdeki ikili değerlere bağlı olarak 'lojik 0' seviyesine düşer. '0' seviyesine düşen çıkışa bağlı olan LED iletime geçerek ışık verir (yanar). Çıkışlar sağdan sola doğru aktif olduğundan, LED'ler sağdan sola doğru yanar.


Sayıcı çıkışındaki sayma değeri ‘1111’ değerine ulaşınca en soldaki LED yanar ve ‘C’ kapısının girişlerinden birisi ‘0’ olur. Girişlerinden birisi ‘0’ olan ‘C’ kapısının çıkışı ‘1’ olur ve ‘A’ kapısının ‘1’ nolu pine bağlı olan ucu ‘lojik 1’ olur. ‘A’ kapısının çıkışı ‘1’ değerini alır ve 74154 entegresinin ‘aşağı sayma’ ucunu aktif hale getirir. Aynı anda, ‘C’ kapısının çıkışı ‘D’ kapısının girişini de ‘1’ yapar ve her iki girişinde ‘1’ olan ‘D’ kapısı çıkışında ‘lojik 0’ oluşur. ‘D’ kapısı çıkışında oluşan ‘0’ değeri, tetikleme sinyalinin ‘B’ kapısı üzerinden ‘yukarı sayma’ ucuna uygulanmasına engel olur. ‘D’ kapısının çıkışındaki ‘lojik 0’ değerinin ‘C’ kapısına giriş olarak uygulanması, kod çözücü entegrenin en solundaki çıkışının ‘0’ olmaması durumunda bile ‘aşağı sayma’ ucunun aktif olarak kalmasını sağlar. Sayıcı entegresinin aşağı doğru sayması, kod çözücü çıkışlarının soldan sağa doğru aktif olmasını (lojik 0) ve LED’lerin soldan sağa doğru yanmasını sağlar. Sayma işlemi ‘0000’ değerine ulaştığı anda, ‘B’ kapısı çıkışı tekrar ‘yukarı sayma’ girişini aktif yapar ve LED’ler sağdan sola doğru yanmaya başlar.

Dijital Saat

Sayıcıların yaygın kullanıldığı yerlerden birisi, dijital (sayısal) saatlerdir (Şekil 11.60). Sayısal saatlerde; saat, dakika ve saniye olarak bulunulan an gösterilir.

Şekil 11.60’daki dijital saat devresinin çalışması için gerekli besleme gerilimi ve sayma işlemi için gerekli tetikleme sinyali, 220 V / 50Hz şehir şebekesinden elde edilir. 220 V AC gerilim doğrultmaç devresi ile +5V DC gerilim şekline dönüştürülürken, 50 Hz’lik sinyal 1 Hz’lik tetikleme sinyali şekline dönüştürülür. Bu işlemler için; dalga şekillendirici ve 50’ye bölen devreler kullanılır.

Saat devresindeki saniye sayıcı devreye uygulanan tetikleme sinyali, saniye sayma işleminin yanında dakika ve saat sayma işlemleri içinde kullanılır.



Şekil 11.60. Dijital saat devresi lojik şeması.

Saat devresindeki saniye sayıcı devreye uygulanan tetikleme sinyali, saniye sayma işleminin yanında dakika ve saat sayma işlemleri içinde kullanılır.

Saniye sayıcı devre, her gelen tetikleme sinyali ile sayma işlemi yapan Mod-60 sayıcı devresidir. 60'a kadar sayma işlemi yapan saniye sayıcıdaki Mod-10 sayıcısı 9'dan 0'a dönerken, Mod 6 sayıcısına tetikleme sinyali gönderir. Saniye sayıcıdaki değer 59 olduğu durumda, sayma değeri 0'a döner ve bu anda dakika sayıcıdaki Mod-10 sayıcısına bir tetikleme sinyali gönderir.

Dakika sayıcıdaki devrede Mod-60 sayıcı devresidir. Mod-10 sayıcısı ile 9'a kadar sayma işlemi yapılırken, Mod-6 sayıcı ile sayma işleminin 59'a kadar olması sağlanır. Devredeki sayma işlemi 0'a dönerken, Mod-12 sayıcı olarak çalışan saat sayıcı devreye bir pals tetikleme sinyali gönderilir. Bunun uygulamadaki anlamı; 60 dakika sonucunda saat gösteren devrenin gösterdiği değerin '1' artmasıdır.

Saat sayıcı devresi, Mod-10 ve buna bağlı olarak çalışan Mod-2 sayıcı devresi 12'den 13'e $(0001\ 0011)_{BCD}$ geçtiği zaman, 'A' kapısının (NAND kapısı) tüm girişleri lojik '1' ve 'A' kapısı çıkışı lojik '0' olur. 'CLR' girişine '0' uygulanan Mod-2 sayıcısı 0'a giderken, veri yükleme girişine '0' uygulanan Mod-10 sayıcısı '1' değerini alır. Bu durum; saatin '1:00' değerinden başlamasını, yani '12:59' değerini gösterdikten sonra '1:00' değerine dönmesini sağlar.

DİNLEDİĞİNİZ İÇİN
TEŞEKKÜR EDERİZ